Comment réduire la sonnerie sur un signal de l'horloge cmos

Less Than Perfect impulsions dans les signaux d'horloge provoquent des circuits électroniques de traiter l'information de manière incorrecte qui peut entraîner des défaillances catastrophiques et le comportement du circuit intermittent. Une forme d'onde périodique superposée sur l'impulsion d'horloge, visé à sonner, est une imperfection d'horloge que les ingénieurs électroniques doivent corriger. La réduction de la sonnerie peut parfois être facilement fixé à l'addition d'un condensateur ou d'une résistance dans le circuit. Parfois, la sonnerie ne peut être fixé si le circuit de ligne d'horloge est complètement redessiné.

Choses que vous devez

  • Les résistances variables
  • Condensateurs variables
  • les pilotes de l'horloge
  • Oscilloscope
  • simulateur de circuit

Instructions

  1. 1

    Insérer une résistance variable avec une gamme de 0,1 à 50 ohms dans le trajet de fil du signal de sortie du conducteur où la sonnerie se produit.

  2. 2

    Insérer une résistance variable avec une gamme de 0,1 à 50 ohms dans le trajet de fil du signal d'entrée du circuit dont la sortie est à sonner.

  3. 3



    Connectez un condensateur variable avec une fourchette comprise entre 1 et 100 picofarads et une résistance variable avec une fourchette comprise entre 100.000 et 1.000.000 ohms. Connecter dans une série où le condensateur non connectée plomb est connectée au noeud de circuit de sonnerie et l'extrémité de la résistance non connectée est connectée à la tension d'alimentation.

  4. 4


    Ajustez les valeurs de résistance variable dans le circuit de sorte qu'ils sont dans le milieu de la fourchette de résistance totale. Faites de même pour le condensateur variable.

  5. 5


    Connectez votre oscilloscope plomb au noeud de sonner et appliquer la puissance. Ajuster les résistances et des condensateurs variables de telle sorte que la sonnerie est réduite au minimum comme affiché sur l'écran de l'oscilloscope,

  6. 6

    Surveiller le courant d'alimentation du circuit et le temps de montée et le signal d'horloge tomber. Réajuster les résistances variables et condensateur de sorte que la sonnerie est courant d'alimentation minimized- est minimized- et le temps de montée et le signal d'horloge tomber est minimisée ou la totalité de ces spécifications de circuits sont à vos spécifications de circuits nécessaires.

  7. 7

    Insérer un tampon d'horloge pilote ou dans le chemin de signal de la ligne d'horloge de sonnerie tel que le conducteur est à égale distance entre le circuit les entraînements de signal d'horloge et le circuit de commande d'horloge. Réajuster les valeurs des résistances variables et condensateur de sorte que la sonnerie, courant d'alimentation, les temps de retard de propagation et de la montée et de descente sont minimisés. Continuez à insérer des tampons d'horloge dans la ligne d'horloge afin d'optimiser les performances du circuit supplémentaire.

Conseils Avertissements

  • Sonner sur les lignes d'horloge CMOS sont souvent le résultat d'une mauvaise conception de circuits et un manque de simulation de circuit approfondie. Simuler la ligne d'horloge et les circuits de commande et de réception sur un simulateur de circuit tels que SPICE. Inclure dans la simulation du circuit le modèle électrique de la trace de la ligne d'horloge (fil). Effectuer la simulation avec des lignes d'horloge qui ont différentes longueurs et largeurs physiques pour déterminer les contraintes nécessaires sur la mise en page de votre circuit pour minimiser sonnerie, temps de montée et et des niveaux d'alimentation en courant tomber.
  • Les valeurs exactes des résistances et des condensateurs nécessaires pour réduire sonnerie dépendra de votre application de circuit. Plus précisément, la longueur de la ligne d'horloge, le nombre de circuits que vos lecteurs en ligne d'horloge et la capacité du disque actuel de vos circuits de commande d'horloge.

éditerdans sélectionnéimprimer

» » » » Comment réduire la sonnerie sur un signal de l'horloge cmos